一种包括参考单元的rram子阵列结构的制作方法
【技术领域】
[0001]本发明涉及非挥发随机存储器设计领域，具体为一种包括参考单元的rram子阵列结构。
【背景技术】
[0002]近几年在智能手机、智能电视和平板电脑等消费类市场牵引下，flash存储器得到迅速发展。但是，由于复杂的掩模图形及昂贵的制造成本，越来越大的字线漏电和单元之间的串扰，以及浮栅中电子数目越来越少等原因，其尺寸缩小能力受到了很大限制，估计发展到iznm将很难继续往下发展。因此，新兴的非挥发存储器cbram、mram、pram、rram等越来越受到重视，其中rram凭借高速度、大容量、低功耗、低成本和高可靠性被认为是flash最有力的候选者。
[0003]但是，由于工艺电压温度(pvt)的影响，图1所示，rram阻变单元电阻大小存在严重的一致性问题，晶圆和晶圆之间，同一经圆芯片与芯片之间，同一芯片上不同区域都存在着电阻大小的偏差。无论是高阻态还是低阻态，电阻大小都呈一定范围的正态分布。因此，对于基于电流模式的读取电路来说，就很难提供一个比较理想的参考电流。采用固定参考电流不太可能，因为它无法跟踪阻变单元高阻态和低阻态因为区域和温度带来的偏差。目前常用的方法是采用共享的参考单元提供参考电流，如图2所示，可以跟踪电阻随着区域和温度的变化。但是，参考单元本身电阻大小也存在一致性问题，其产生的参考电流也呈正态分布，所以必须找到合适的参考阵列结构，缩窄参考电流分布，提高读取裕度，从而提供读取速度和读取成功率。
【发明内容】
[0004]针对现有技术中存在的问题，本发明提供一种通过提供自适应读取参考电流，进而增大读取裕度，提高读取速度和成功率的包括参考单元的rram子阵列结构。
[0005]本发明是通过以下技术方案来实现:
[0006]本发明一种包括参考单元的rram子存储阵列结构，包括主阵列和参考阵列，主阵列包括η行m列存储单元；参考阵列包括η行2列存储单元，其中，η为正整数，m为正整数；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接；
[0007]主阵列中任意i列包括主阵列位线bl和主阵列源线sl，以及依次并联在主阵列位线bl和主阵列源线sl之间的η个存储单元；
[0008]参考阵列中任意i列均能够作为参考单元；每列参考单元共包括η个存储单元，由两级η/2个存储单元并联结构串联组成；每列参考单元包括第一位线rblh，第二位线rbll和一条源线csl，且两列参考单元共享源线csl ;第一位线rblh和第二位线rbll各连接η/2个存储单元，两级η/2个存储单元并联结构通过csl串联；读取时第一位线rblh接读取电压vread，第二位线rbll接地线gnd。
[0009]优选的，还包括参考读取开关rd_rer_sw〈n-l:0>，以及设置在主阵列和参考阵列之间字线上的参考写入开关wr_rer_sw〈n-l:0> ;参考读取开关rd_rer_sw〈n_l: o〉的三端分别连接参考阵列列字线，参考阵列读取字线电压rd_rer_wl以及参考读取使能信号rd_rer_en ;写入开关wr_rer_sw〈n-l:0>的三端分布连接主阵列字线，参考阵列字线以及参考写入使能信号wr_ref_en。
[0010]进一步，当对参考单元写入时，
[0011 ] wr_rer_en 有效，wr_rer_sw〈n_l: 0> 打开，rd_rer_en 无效，rd_rer_sw〈n_l: 0>关闭且rd_rer_wl接gnd，通过wl〈i> (o彡i彡η-1)选择对应的参考阵列字线ref_wl(0 ( i ( n-1)进行写入。
[0012]进一步，当参考单元作为读取参考时，
[0013]wr_rer_en 无效，wr_rer_sw〈n_l: 0> 关闭，rd_rer_en 有效，rd_rer_sw〈n_l: 0> 打开且rd_rer_wl接芯片电源vdd，ref_wl〈n_l: 0>全部打开，η个参考单元形成两级η/2个单元并联再串联的结构。
[0014]优选的，读取数据前，参考阵列中的存储单元均被写为低阻态。
[0015]与现有技术相比，本发明具有以下有益的技术效果:
[0016]本发明提出一种包括参考单元的rram子阵列结构，通过每列参考单元实现并串结构，利用并联单元数目和串联级数的优化限定，节省面积和简化控制逻辑的同时，能够提供自适应读取参考电流，从而提高读取速度和成功率。通过在参考阵列中设置两列共用源线的参考单元，实现冗余方案，保证了读取参考电流的可修复性。
[0017]进一步的，通过两组开关以及对应控制信号的控制，能够准确快速的对参考单元中的单元进行读写操作，以及形成参考阵列，结构巧妙，逻辑控制简单方便。
[0018]进一步的，参考单元全部选择低阻态单元，大大缩窄参考电流分布，增大读取裕度，更好的提高了读取速度和读取成功率。
【附图说明】
[0019]图1为现有技术中itlr结构的rram存储单元结构图。
[0020]图2为现有技术中基于itlr存储单元的包括参考单元的存储阵列。
[0021]图3为本发明实例中所述的一个子存储阵列。
[0022]图4为本发明实例中所述子存储阵列的参考阵列结构。
[0023]图5为基于本发明参考阵列结构的电流模式灵敏放大器的读取原理图。
【具体实施方式】
[0024]下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
[0025]本发明提供一种包括参考单元的rram子存储阵列结构，如图3所示，其包括主阵列和参考阵列，主阵列包括32x128 (32行，128列)存储单元。参考阵列包括32x2 (η行，2列)存储单元，任选其中i列作为参考单元。
[0026]每列参考单元采用存储单元并串结构，共包括32个存储单元，由两级16个存储单元并联结构串联组成。每列参考单元包括两条位线，分别为第一位线rblh，第二位线rbll和一条源线csl，且两列参考单元共享源线csl。rblh和rbll各连接16个存储单元，读取时rblh接读取电压vread，rbll接地线gnd，两级16个存储单元并联结构通过csl串联。
[0027]该参考阵列包括参考写入开关wr_rer_sw〈31:0>和参考读取开关rd_rer_sw〈31:0>，参考写入使能信号wr_rer_en，参考读取使能信号rd_rer_en，参考读取字线电压 rd_rer_wl。对参考单元写入时，wr_rer_en 有效，wr_rer_sw〈31: 0> 打开，rd_rer_en无效，rd_rer_sw〈31: 0> 关闭且 rd_rer_wl 接 gnd，通过 wl〈i> (o 彡 i 彡 n31)选择 ref_wl(0彡i彡31)进行写入；当参考单元作为读取参考时，wr_rer_en无效，wr_rer_sff<31:0> 关闭，rd_rer_en 有效，rd_rer_sw〈31:0> 打开且 rd_rer_wl 接 vdd，ref_wl<3:0>全部打开，参考单元中32个存储单元形成两级16个存储单元并联再串联的结构，如图4所不o
[0028]将本发明所述的子存储阵列结构应用到电流模式的灵敏放大器时，如图5所示，参考阵列读取时rblh接读取电压vread，rbll接地线gnd，iref为8il，经电流缓冲器cb变为(ih ij/2，送入电流模式灵敏放大器csa参考支路，和目标单元电流icell进行比较，若icell 大于(ih il)/2，dout 为 “1”，否贝ij dout 为 “o”。
【主权项】
1.一种包括参考单元的rram子存储阵列结构，其特征在于，包括主阵列和参考阵列，主阵列包括η行m列存储单元；参考阵列包括η行2列存储单元，其中，η为正整数，m为正整数；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接； 主阵列中任意i列包括主阵列位线bl和主阵列源线sl，以及依次并联在主阵列位线bl和主阵列源线sl之间的η个存储单元； 参考阵列中任意i列均能够作为参考单元；每列参考单元共包括η个存储单元，由两级η/2个存储单元并联结构串联组成；每列参考单元包括第一位线rblh，第二位线rbll和一条源线csl，且两列参考单元共享源线csl ;第一位线rblh和第二位线rbll各连接η/2个存储单元，两级η/2个存储单元并联结构通过csl串联；读取时第一位线rblh接读取电压vread,第二位线rbll接地线gnd。
2.根据权利要求1所述的一种包括参考单元的rram子存储阵列结构，其特征在于，还包括参考读取开关rd_rer_sw〈n-l:0>，以及设置在主阵列和参考阵列之间字线上的参考写入开关wr_rer_sw〈n-l:0> ;参考读取开关rd_rer_sw〈n_l: o〉的三端分别连接参考阵列列字线，参考阵列读取字线电压rd_rer_wl以及参考读取使能信号rd_rer_en ;写入开关wr_rer_sw的三端分布连接主阵列字线，参考阵列字线以及参考写入使能信号wr_ref_eno
3.根据权利要求2所述的一种包括参考单元的rram子存储阵列结构，其特征在于，当对参考单元写入时， wr_rer_en 有效，wr_rer_sw〈n_l:0> 打开，rd_rer_en 无效，rd_rer_sw〈n_l: o〉关闭且rd_rer_wl接gnd，通过wl〈i> (o彡i彡n_l)选择对应的参考阵列字线ref_wl(0 ( i ( n-1)进行写入。
4.根据权利要求2所述的一种包括参考单元的rram子存储阵列结构，其特征在于，当参考单元作为读取参考时， wr_rer_en 无效，wr_rer_sw〈n-l: o〉关闭，rd_rer_en 有效，rd_rer_sw〈n_l: 0> 打开且rd_rer_wl接芯片电源vdd，ref_wl〈n_l: o〉全部打开，η个参考单元形成两级η/2个单元并联再串联的结构。
5.根据权利要求1所述的一种包括参考单元的rram子存储阵列结构，其特征在于，读取数据前，参考阵列中的存储单元均被写为低阻态。
【专利摘要】本发明一种包括参考单元的rram子阵列结构，包括主阵列和参考阵列，主阵列包括n行m列存储单元；参考阵列包括n行2列存储单元；主阵列和参考阵列中的存储单元通过按行设置的字线依次连接；主阵列中任意1列包括主阵列位线bl和主阵列源线sl，以及依次并联在主阵列位线bl和主阵列源线sl之间的n个存储单元；参考阵列中任意1列均能够作为参考单元；每列参考单元共包括n个存储单元，由两级n/2个存储单元并联结构串联组成；每列参考单元包括第一位线rblh，第二位线rbll和一条源线csl，两列参考单元共享源线csl；第一位线和第二位线各连接n/2个存储单元，两级n/2个存储单元并联结构由csl串联。
【ipc分类】g11c16-26
【公开号】cn104733047
【申请号】cn201510144347
【发明人】韩小炜
【申请人】山东华芯半导体有限公司
【公开日】2015年6月24日
【申请日】2015年3月30日